Занятие 17 (2025-26): Микроархитектура конвейерного процессора на примере MIRISCV
Lesson Topic: Pipelined Processor Microarchitecture Using MIRISCV Evgeny Primakov, Engineer, Lecturer, MIET ________________________________________________________________________________ Lecture Author: Evgeny Primakov. Use of lecture materials and recordings, or parts thereof, without prior consent is prohibited. For questions regarding the use of materials and recordings for commercial purposes, please contact KNS GRUPP LLC at [email protected]. For questions regarding non-commercial use of materials and recordings, please contact KNS GRUPP LLC at [email protected] or the author at [email protected]. Such requests must include a description of the intended use.
▶︎
Занятие 18 (2025-26): Введение в кэши: микроархитектура
▶︎
Занятие 12 (2025-26):Оптимизация физической площади FIFO с помощью SRAM.
▶︎
Как устроен Интернет, IP-адреса, DNS и GRE-туннели
▶︎
Занятие 16 (2025-26): Вид процессора. Архитектура RISCV. Разбор процессора schoolRISCV.
▶︎
3 Hours Cozy Classical Music for Study, Reading & Deep Focus 🎧 Peaceful Playlist (No Ads)
▶︎
PLC Troubleshooting 101. Basic Steps to Diagnose and Fix Your Machine
▶︎
Занятие 2 (2025-26): Последовательностная логика на ПЛИС.
▶︎
Что не так с «квантовым прорывом» Майкрософт
![Самое опасное когнитивное искажение [Veritasium]](https://i.ytimg.com/vi/xHPEfosHAXM/hqdefault.jpg?sqp=-oaymwEjCNACELwBSFryq4qpAxUIARUAAAAAGAElAADIQj0AgKJDeAE=&rs=AOn4CLBOP56zDqqH5sZpx-Vnzms-YtitXQ)
▶︎
Самое опасное когнитивное искажение [Veritasium]
▶︎
Занятие 15 (2025-26): Основы Design For Testability (DFT) для СнК
▶︎
Занятие 10 (2025-26): Микроархитектура и буферы FIFO. Разбор работы FIFO по тактам.
▶︎
Занятие 4 (2025-26): Как устроена микросхема ПЛИС. Часть 1
▶︎
FPGAs Aren’t Processors (Unless You Want Them to Be) || FPGA Deep Dive and Use
▶︎
The whole TRUTH about the Russian 350 nm LITHOGRAPH from ZNTs
▶︎
Lesson 20 (2025-26): Application of FPGA for hardware implementation of digital signal processing...
▶︎
The Hidden Time Sink in Electronics Design
▶︎
Занятие 8 (2025-26): Открытый маршрут проектирования ASIC. Временной анализ и библиотеки элементов.
▶︎
Занятие 13 (2025-26):Функциональная верификация цифровых устройств. Управление сложностью. ООП
▶︎