Verilog. Интерфейс UART
Лектор - Прутьянов Виктор https://vk.com/vprutyanov Сообщество проекта: https://vk.com/drec_courses Репозиторий с материалами курса: https://github.com/viktor-prutyanov/d... Приняли участие в создании: Филипп Микоян https://vk.com/philalala Владислав Молодцов https://vk.com/molvlad Эдгар Казиахмедов https://vk.com/softed Снято на базе студии Физтех-Live при поддержке Фонда Целевого Капитала МФТИ.
▶︎
Verilog. Интерфейс VGA
▶︎
Verilog. Устройство FPGA Altera Cyclone IV
▶︎
Самая лучшая отладочная плата для начинающих и профи: MISTer FPGA
▶︎
Курс по FPGA # Лекция 3 # Прогаммируем VGA дисплей
▶︎
Stm32. UART RX. Всё ли так просто? Double buffering. Python script Test. Двойная буферизация.
▶︎
Принцип работы UART
▶︎
Урок 7. Fermi. UART - последовательный интерфейс передачи данных.
▶︎
UART Interface Basics
▶︎
Простейший интерфейс на ПЛИС - Уроки FPGA /#5
▶︎
лекция 359 Atmega8 USART
▶︎
Аппаратный UART на AVR. управляем светодиодом.
▶︎
Verilog. Прошивка FPGA. Altera Quartus.
▶︎
Интерфейс RS485.
▶︎
Verilog. RAM. RAM в FPGA. Память команд
▶︎
AVR 33# UART
▶︎
Digital interfaces: 02. UART (Serial interface)
▶︎
Протокол обмена данными UART
▶︎
Лекция "Интерфейсы (часть I). RS-232/422/485. SPI"
▶︎
FPGA/ПЛИС - Сдвиговый регистр или то, о чем не расскажут в видео для начинающих :: атрибуты синтеза
▶︎